Known Issues VisualApplets Release 3.0.6#

安裝有 Vivado 2017.2 或 Vivado 2017.3 的 PC 上的 Windows 10 Fall Creators 更新（1709 版）

如果在安裝了 Xilinx Vivado 2017.2 或 2017.3 版本的 PC 上安裝 Windows 10 Fall Creators 更新（1709 版），Xilinx Vivado 之後可能會無法正常運作。因此，您可能無法建置使用 VisualApplets 建立的設計。|

請依照 Xilinx Support 提供的因應措施來恢復 Xilinx Vivado 2017.2 或 2017.3 安裝的正常運作。（請參閱 https://www.xilinx.com/support/answers/69908.html）。

在 programs 目錄（Windows）中進行獨立於使用者的 VisualApplets 安裝會導致存取問題。

當您使用 Xilinx Vivado Tools 建置 Applet 時，可能會收到嚴重警告（在建置步驟 LinkDesign 中）。這些警告是由 Xilinx 工具鍊中的問題所引起。Xilinx 已知悉此問題並正在修復中。然而，由於此問題對於在 VisualApplets 中建立的設計**並不嚴重**，因此可以忽略這些警告。例如：

CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
for instances …/PART1174 and …/PART1175. Illegal to place instance
…/PART1174 on site SLICE_X2Y0. The location site type does not match the
instance type. Instance …/PART1174 belongs to a shape with reference instance
…/PART1175. Shape elements have relative placement respect to each other.
The invalid location might results from a constraint on any of the instance
in the shape..

目錄與檔案名稱：命名目錄與檔案時，僅能使用基於 ASCII 字元的字型；這表示例如目錄與檔案名稱不支援亞洲、斯拉夫、希臘或阿拉伯字型。
microEnable 5 marathon 與 LightBridge 擷取卡設計中的頻寬對話方塊：針對記憶體式運算子顯示的數值並不準確。記憶體運算子的實際資料傳輸量可能會有所不同，因為頻寬分析未將 marathon 與 LightBridge 擷取卡中所實作的共用 RAM 概念納入考量。如果某個運算子與其他運算子共用 RAM，頻寬分析將無法偵測到此情況，因此不會反映在顯示的數值中。
只有最先啟動的 VisualApplets 執行個體能夠儲存其組態。所有稍後啟動的 VisualApplets 執行個體都只有暫時組態，當執行個體關閉時將會被捨棄。這涉及例如建置設定、程式庫設定、系統設定、一般 VisualApplets 設定。
階層方塊：如果您正在使用階層方塊，在某些特定情況下，Design Rule Check 可能會出現以下錯誤訊息：「The input XYZ of the operator ABC (hierarchical box) must be connected to an O-type operator, e.g., NOP.」其原因在於，放置於階層方塊內部的某些 M-type 運算子無法直接連接到階層方塊的輸入連接埠。這僅適用於某些特定的 M-type 運算子。您可以透過在階層方塊的輸入連接埠與 M-type 運算子的輸入連接埠之間放置一個 NOP 運算子，來解決這個問題（在階層方塊內部）。
適用於 CXP 的 SDK：對 SISO_GenICam 程式庫的存取不會自動產生，必須由使用者進行程式設計。
若要變更微型化 applet，必須透過 Firmware flasher 工具 (microDiagnostics) 將 microEnable 5 平臺的 applet 載入至擷取卡。
頻寬分析顯示的值並非確切數值，僅供參考估算。請非常謹慎地使用此功能，並在目標硬體上執行額外的測試。在進行核心運算的狀況下，頻寬計算不會將核心尺寸納入考量。
color 程式庫的運算子應謹慎使用：某些色彩轉換的運作方式可能與使用者的預期不同：
- HSI2RGB 將 HSL 轉換為 RGB，
- RGB2YUV 將 RGB 轉換為 YCbCr，
- XYZ2LAB 根據以下定義使用常數：www.easyrgb.com
Operator FIRKernelNxM 如果參數 EdgeHandling 設為常數、欄數 > 2*Parallelism、核心欄數為偶數，且 Parallelism > 1，可能會導致處理錯誤。此錯誤可在影像的左邊界進行監控，該處在影格內部的核心位置使用了錯誤的像素資料。
Operator CoefficientBuffer 當影格高度設為 1 時無法使用。
核心影像模擬：無法將模擬影像資料從模擬來源饋送至不等於 (0,0) 的核心位置。
發生模擬錯誤後，必須重設模擬條件。
將 applet 載入擷取卡期間的初始化階段，觸發運算子可能會在觸發輸出線上造成突波。
關於作業系統 Microsoft Windows 8 與 7 32 位元/64 位元、Microsoft Windows Vista 32 位元/64 位元以及 Microsoft Windows XP 64 位元的重要注意事項：務必將使用者資料夾定義為目標資料夾，並強烈建議這麼做。或者，也可以使用任何其他具有完整存取權限的資料夾。
DMA 資源索引必須從零開始且必須連續編號。這將由 DRC 進行檢查。
操作員 ImageBufferMultiRoiDyn 在輸入影像非常小的情況下，可能會導致時序錯誤。
Parameters 程式庫 (VisualApplets Expert Feature)：在鏈結中使用多個參考運算子時，這些參考在執行階段可能無法正常運作。
操作員 ImageSequence 可能會導致建置錯誤（時序錯誤）。(2422)
BAYER5x5Linear：在某些情況下，VisualApplets 中此運算子的資源估算（於對話方塊 FPGA Resource Usage中）可能與 Place & Route 後 Xilinx 工具所顯示的估算結果不同。(6426)
參數 ExSyncPeriod, ExSync2Delay的狀態，以及 ExSyncExposure 之間的相依性定義如下：

FG_LINEPERIODE >= FG_LINETRIGGERDELAY

FG_LINEPERIODE > FG_LINEEXPOSURE

然而，目前可以將 FG_LINEPERIODE 重設為小於 FG_LINETRIGGERDELAY 與 FG_LINEEXPOSURE 的值。(6567)
px200 在 microEnable IV VD4 上搭配某些主機板（例如 ASRock Z77 Extreme4、ASUS ATX Z170-A 或 Gigabyte X79 UD3）執行時可能會發生問題，若運算子 RamLUT 在 px200 上以二進位模式初始化，或若運算子 CoefficientBuffer 在 px200 上使用。這些主機板會以非常高效能的方式初始化上述運算子，以致於將初始化資料傳輸至 px200 時可能會損毀。(8045)

的因應措施 RamLUT 運算子：若運算子初始化損毀，請改用替代初始化模式（而非二進位模式）。

的因應措施 CoefficientBuffer 運算子：若運算子初始化損毀，您需要將運算子移至 VD4。在該情況下，無法在 px200 上使用此運算子。
當您模擬大於 2 GB 的影像設計時，VisualApplets 可能會當機。作為因應措施，請使用小於 2 GB 的影像進行模擬，並將您的 VisualApplets 升級至 3.3.2 或更高版本。從 3.3.2 版本開始，VisualApplets 不會再當機，但在使用大於 2 GB 的影像執行模擬時會出現錯誤訊息。(240989)