跳至內容

VisualApplets Release 3.1.2 已知問題#

安裝有 Vivado 2017.2 或 Vivado 2017.3 的 PC 上的 Windows 10 Fall Creators 更新(1709 版)

如果在安裝了 Xilinx Vivado 2017.2 或 2017.3 版本的 PC 上安裝 Windows 10 Fall Creators 更新(1709 版),Xilinx Vivado 之後可能會無法正常運作。因此,您可能無法建置使用 VisualApplets 建立的設計。|

請依照 Xilinx Support 提供的因應措施來恢復 Xilinx Vivado 2017.2 或 2017.3 安裝的正常運作。(請參閱 https://www.xilinx.com/support/answers/69908.html)。

在安裝了早於 2017.4 之 ISE 14.7 或 Vivado 安裝的電腦上執行 Windows 10 x64(版本 1803)2017-07-10 累積更新 (KB4338819)

如果您安裝上述 Windows 10 更新,之後使用早於 Vivado 2017.4 的 Xilinx 工具時,建置流程可能無法正常運作。因此,您可能無法建置您用 VisualApplets 建立的設計。

對於早於 Vivado 2017.4 的 Vivado 版本,Xilinx 工具鏈的記錄輸出中可能會顯示錯誤訊息,指出某些黑盒子實體包含未定義的內容。對於 ISE®,甚至無法判定 Xilinx 工具版本,且 FPGA 類型檢查會失敗。儘管 ISE® 的 32 位元工具鏈可以運作(請變更建置設定:對於 Xilinx 設定批次檔,請使用 settings32.bat 而非 settings64.bat)。

Follow the work-around provided by Xilinx Support to make the ISE installation work again (See https://www.xilinx.com/support/answers/62380.html, section ISE 14.7 64bit - Turning off SmartHeap). The same work-around can be used for Vivado where you need to perform the file substitution actions in the folder \<VivadoInstallDir>/ids_lite/ISE/lib/nt64. |

  1. 在 programs 目錄(Windows)中進行獨立於使用者的 VisualApplets 安裝會導致存取問題。

  2. 當您使用 Xilinx Vivado Tools 建置 Applet 時,可能會收到嚴重警告(在建置步驟 LinkDesign 中)。這些警告是由 Xilinx 工具鍊中的問題所引起。Xilinx 已知悉此問題並正在修復中。然而,由於此問題對於在 VisualApplets 中建立的設計**並不嚴重**,因此可以忽略這些警告。例如:

    CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
    for instances …/PART1174 and …/PART1175. Illegal to place instance
    …/PART1174 on site SLICE_X2Y0. The location site type does not match the
    instance type. Instance …/PART1174 belongs to a shape with reference instance
    …/PART1175. Shape elements have relative placement respect to each other.
    The invalid location might results from a constraint on any of the instance
    in the shape..
    
  3. 檔名:命名 *.va 檔案時,僅能使用基於 ASCII 字元的字型;這表示例如不支援將亞洲、斯拉夫、希臘或阿拉伯字型用於檔名。

  4. microEnable 5 marathon 與 LightBridge 擷取卡設計中的頻寬對話方塊:針對記憶體式運算子顯示的數值並不準確。記憶體運算子的實際資料傳輸量可能會有所不同,因為頻寬分析未將 marathon 與 LightBridge 擷取卡中所實作的共用 RAM 概念納入考量。如果某個運算子與其他運算子共用 RAM,頻寬分析將無法偵測到此情況,因此不會反映在顯示的數值中。

  5. 只有最先啟動的 VisualApplets 執行個體能夠儲存其組態。所有稍後啟動的 VisualApplets 執行個體都只有暫時組態,當執行個體關閉時將會被捨棄。這涉及例如建置設定、程式庫設定、系統設定、一般 VisualApplets 設定。

  6. 階層方塊:如果您正在使用階層方塊,在某些特定情況下,Design Rule Check 可能會出現以下錯誤訊息:「The input XYZ of the operator ABC (hierarchical box) must be connected to an O-type operator, e.g., NOP.」其原因在於,放置於階層方塊內部的某些 M-type 運算子無法直接連接到階層方塊的輸入連接埠。這僅適用於某些特定的 M-type 運算子。您可以透過在階層方塊的輸入連接埠與 M-type 運算子的輸入連接埠之間放置一個 NOP 運算子,來解決這個問題(在階層方塊內部)。

  7. 適用於 CXP 的 SDK:對 SISO_GenICam 程式庫的存取不會自動產生,必須由使用者進行程式設計。

  8. 若要變更微型化 applet,必須透過 Firmware flasher 工具 (microDiagnostics) 將 microEnable 5 平臺的 applet 載入至擷取卡。

  9. 頻寬分析顯示的值並非確切數值,僅供參考估算。請非常謹慎地使用此功能,並在目標硬體上執行額外的測試。在進行核心運算的狀況下,頻寬計算不會將核心尺寸納入考量。

  10. color 程式庫的運算子應謹慎使用:某些色彩轉換的運作方式可能與使用者的預期不同:

    • HSI2RGB 將 HSL 轉換為 RGB,
    • RGB2YUV 將 RGB 轉換為 YCbCr,
    • XYZ2LAB 根據以下定義使用常數:www.easyrgb.com
  11. Operator FIRKernelNxM 如果參數 EdgeHandling 設為常數、欄數 > 2*Parallelism、核心欄數為偶數,且 Parallelism > 1,可能會導致處理錯誤。此錯誤可在影像的左邊界進行監控,該處在影格內部的核心位置使用了錯誤的像素資料。

  12. 發生模擬錯誤後,必須重設模擬條件。

  13. 將 applet 載入擷取卡期間的初始化階段,觸發運算子可能會在觸發輸出線上造成突波。

  14. 關於作業系統 Microsoft Windows 8 與 7 32 位元/64 位元、Microsoft Windows Vista 32 位元/64 位元以及 Microsoft Windows XP 64 位元的重要注意事項:務必將使用者資料夾定義為目標資料夾,並強烈建議這麼做。或者,也可以使用任何其他具有完整存取權限的資料夾。

  15. DMA 資源索引必須從零開始且必須連續編號。這將由 DRC 進行檢查。

  16. 操作員 ImageBufferMultiRoiDyn 在輸入影像非常小的情況下,可能會導致時序錯誤。

  17. 操作員 ImageSequence 可能會導致建置錯誤(時序錯誤)。(2422)

  18. BAYER5x5Linear:在某些情況下,VisualApplets 中此運算子的資源估算(於對話方塊 FPGA Resource Usage中)可能與 Place & Route 後 Xilinx 工具所顯示的估算結果不同。(6426)

  19. 在某些情況下,變更設計的平台可能會在設計規則檢查期間導致錯誤訊息「Invalid parameter value: RamDataWidth is not accepted」。當新目標平台的記憶體配置與先前的平台不同時,這可能會發生在使用資源 RAM 的模組上。若要解決此問題,請儲存並重新載入設計。(8708)

  20. Operator ModuloCount:參數 Devisor 理論上可以設定高達 64 bit 的值,但任何大於 32 bit 的參數化都會導致 VisualApplets 在模擬期間當機。(8901)

  21. DynamicROI:在特定條件下,運算子 DynamicROI 會輸出錯誤的行長度(輸出行長度被錯誤地延長了一個並行字)。此錯誤僅在同時滿足以下三個條件時才會發生:

    • Parallelism 不是 2 的冪次方,
    • Xoffset 可被 parallelism 整除,且
    • Xlength 可被 parallelism 整除。

    若未滿足其中一個條件,運算子 DynamicROI 運作正常。此錯誤發生在 FPGA 實作中。模擬會模擬正確的運算子行為。(7722)

  22. marathon VCL、marathon VCLx、LightBridge 2 VCL:在 Camera Link Base applet 中,於連接埠 B:CC2 和 CC4 信號會反相,因此 CameraControl 對應連接埠上的「1」對應到輸出的「0」,反之亦然。在 Medium 或 Full applet 中,所有 CC 信號均正確實作。在連接埠 A 上,即使在 Base 模式下,所有 CC 信號也均正確實作。

  23. 影像 SampleDn 運算子

    • 當與可被 2 整除的取樣因數以及大於 1 的 Parallelism 搭配使用時,會產生損壞的影像。
    • 當 a) 最大影格寬度大於輸入影格寬度,且 b) 輸入影格寬度無法被對應的降取樣參數值整除(即需要捨棄像素時),會在每個輸出行的結尾建立包含虛擬資料的像素。
  24. Operator RemovePixel (Library 同步化): 在特定情況下,在 EoF 模式中可能會刪除空白行。(9220)

  25. 自訂運算子、記憶體存取:在 VisualApplets 版本 3.0.6、3.1、3.1.1 和 3.1.2 中,使用特定的存取模式時,自訂運算子的記憶體存取會導致資料損毀。此問題已在 VisualApplets 版本 3.2 中修正。

  26. 當您模擬大於 2 GB 的影像設計時,VisualApplets 可能會當機。作為因應措施,請使用小於 2 GB 的影像進行模擬,並將您的 VisualApplets 升級至 3.3.2 或更高版本。從 3.3.2 版本開始,VisualApplets 不會再當機,但在使用大於 2 GB 的影像執行模擬時會出現錯誤訊息。(240989)