VisualApplets 3.8.0 版已知問題#
一般資訊#
| 摘要： | 對於 mE5 平台和 imaFlex 平台，資源估算值可能過低 |
|---|---|
| 描述： | 對於 mE5 和 imaFlex 平台，某些 operator 的資源估算（即 Blob 和 Histogram) 可能會低估所使用的區塊 RAM 數量。根據模組組態，區塊 RAM 資源的實際使用量可能會高出 50% 以上。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 297790 |
| 摘要： | 當將設計轉換為不同的硬體平台時，硬體相依的 operator 庫可能無法使用 |
|---|---|
| 描述： | 將 VisualApplets 設計轉換為不同的硬體平台時，在某些情況下，目標平台的硬體相關 operator library 可能無法使用。 |
| 因應措施： | 若要解決此問題，請重新啟動 VisualApplets。 |
| 問題單 ID： | – |
| 摘要： | *.va 檔案名稱僅支援 ASCII 字元 |
|---|---|
| 描述： | 命名 *.va 檔案時，僅能使用基於 ASCII 字元的字型；這表示例如亞洲字型、斯拉夫字型、希臘字型或阿拉伯字型均不支援用於檔案名稱。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
| 摘要： | 適用於 CXP 的 SDK：對 SISO_GenICam Library 的存取必須由使用者進行程式設計 |
|---|---|
| 描述： | 適用於 CXP 的 SDK：對 SISO_GenICam 程式庫的存取不會自動產生，必須由使用者進行程式設計。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
| 摘要： | 提高 FPGA 設計時脈頻率可能會導致建置緩慢 |
|---|---|
| 描述： | 提高 FPGA 設計時脈頻率可能會導致建置流程花費很長時間，甚至因為無法滿足時序限制而失敗。這很大程度上取決於 VisualApplets 設計的內容。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 8513 |
| 摘要： | imaFlex 平台上的自訂 Operator 不支援 Memory Interface 寫入旗標 |
|---|---|
| 描述： | 在 imaFlex 平台上，自訂 Operator 的 Memory Interface 不支援寫入旗標。Memory Interface 連接埠 ivMemWrFlag 和 iMemWrFlagValid 一律設為零。 |
| 因應措施： | 實作不需要寫入旗標的記憶體存取配置。 |
| 問題單 ID： | 361865 |
設計規則檢查 (DRC)#
| 摘要： | 當階層方塊中的 M-Type 運算子直接連接到輸入連接埠時發生設計規則檢查錯誤 |
|---|---|
| 描述： | 如果您使用階層方塊，在某些特定情況下，Design Rules Check 可能會出現以下錯誤訊息：「運算子 ABC（階層方塊）的輸入 XYZ 必須連接到 O-type 運算子，例如 NOP。」原因是放置在階層方塊中的某些 M-type 運算子無法直接連接到階層方塊的輸入連接埠。這僅適用於某些特定的 M-type 運算子。 |
| 因應措施： | 您可以在階層式方塊內放置 NOP 運算子（介於階層式方塊的輸入連接埠與 M 型運算子的輸入連接埠之間），以解決此問題。 |
| 問題單 ID： | – |
| 摘要： | 使用逐行 1D 模擬模式時發生設計規則檢查錯誤 |
|---|---|
| 描述： | 對於在較舊版本 VisualApplets 中通過 Design Rules Check 的某些設計，可能會回報有關最大影像高度的連結錯誤。特別是，當涉及 1D 處理且啟用新的逐行模擬模式（預設）時，可能會發生這種情況。原因是在逐行模擬模式下，某些 Operator 將輸入連結的最大影像高度傳播到輸出連結的方式與以前不同。 |
| 因應措施： | 您透過切換至舊版模擬模式或新增 SetDimension 模組來調整最大影像高度值，即可解決此問題。 |
| 問題單 ID： | – |
Simulation#
| 摘要： | 使用逐行 1D 模擬模式時作業時間增加 |
|---|---|
| 描述： | 對於某些設計，模擬的運作時間可能會比舊版 VisualApplets 長得多。特別是當涉及 1D 處理、啟用新的逐行模擬模式（預設）且設計包含許多模擬探針時，可能會發生這種情況。 |
| 因應措施： | 您切換至舊版模擬模式或減少模擬探測器的數量，即可解決此問題。 |
| 問題單 ID： | – |
| 摘要： | 大影像無法顯示在模擬探測器中 |
|---|---|
| 描述： | 當模擬探測器包含非常大的影像時，VisualApplets 可能會因 Memory 限制而無法正確顯示這些影像。在這種情況下，會顯示灰階影像（即所有像素的值皆為 205 (0xCD)）。 |
| 因應措施： | 請使用較小的影像進行模擬。 |
| 問題單 ID： | 6822 |
| 摘要： | 模擬僅支援小於 2 GB 的影像 |
|---|---|
| 描述： | 在模擬期間，任何影像的內部緩衝區大小限制為 2 GB。若要進行大於 2 GB 的影像模擬，模擬將會停止並顯示錯誤訊息。 |
| 因應措施： | 請使用小於 2 GB 的影像進行模擬。 |
| 問題單 ID： | 240989 |
| 摘要： | 載入至 Simulation Probe Viewer 中的 RGB 影像可能會被儲存為單色影像（8 位元） |
|---|---|
| 描述： | 在 Simulation Probe Viewer 中，各個顏色通道包含相同數值的 RGB 影像會被儲存為單色影像（即 8 位元影像），而不是 24 位元影像。 |
| 因應措施： | 若要保留色頻，請以 BMP 檔案格式儲存您的影像。 |
| 問題單 ID： | 266977 |
Xilinx#
| 摘要： | 使用 2026.1 以下版本的 Vivado 建置 imaFlex 設計可能會在 Optimize 步驟中失敗 |
|---|---|
| 描述： | 偶爾，使用 2026.1 以下版本的 Vivado 建置 imaFlex 設計會在 Optimize 步驟中失敗。再次執行建置程序即可解決此問題。 |
| 因應措施： | 請使用 Vivado 版本 2026.1 來建構您的設計。此版本至少需要 Vivado Design Suite 的 Core 層級。亦支援更高層級（PRO、Enterprise 或 Gold）。免費的 Basic 層級則不適用。或者，請重新執行建構程序。請盡可能縮短建構目錄的路徑。您可以在 System Settings 對話方塊中的 Global Build 類別 > 設定 Path for building applets 中明確設定建構目錄。 |
| 問題單 ID： | 341870 |
| 摘要： | Xilinx ISE 建置工具鏈不支援 Windows 11 |
|---|---|
| 描述： | Xilinx ISE 建置工具鏈不支援 Windows 11。因此，建置 VisualApplets 設計無法搭配 Xilinx ISE 運作。 |
| 因應措施： | 使用 Xilinx Vivado 建置 Applet（Vivado 支援 Windows 11）。請參閱系統需求主題，了解 Vivado 支援哪些平台。 在此論壇討論中，您可以找到一些即使官方不支援，也能在 Windows 11 下安裝 ISE 的密技。 |
| 問題單 ID： | 236990 |
| 摘要： | VisualApplets 禁止使用 Vivado 2025.1 和 2025.2 為 imaFlex CXP-12 平台建置設計 |
|---|---|
| 描述： | VisualApplets 不支援使用 Vivado 2025.1 和 2025.2 為 imaFlex CXP-12 平台建置設計，因為使用這些版本建立的設計無法正常運作。 |
| 因應措施： | 請使用 2023.2 至 2024.2 之間、或 2026.1（含）以上版本的 Vivado 來建構所有 imaFlex CXP-12 平台。唯一的例外是 imaFlex 2 Dual 100 平台：針對此平台的設計必須使用 Vivado 2025.2 或更高版本進行建構。Vivado Design Suite 2026.1 或更高版本至少需要 Core 層級。亦支援更高層級（PRO、Enterprise 或 Gold）。免費的 Basic 層級則不適用。 |
| 問題單 ID： | 341684 / 348084 |
| 摘要： | 無法使用某些 Xilinx Vivado 版本為 mE 5 marathon VCL 和 mE 5 marathon VCLx 平台建置 Applet |
|---|---|
| 描述： | 無法使用 2020.2 到 2021.1 之間的 Vivado 版本為 microEnable 5 marathon VCL 和 microEnable 5 marathon VCLx 平台建置 Applet。 |
| 因應措施： | 此問題已在 Xilinx Vivado 2021.2 版本中修正。因此，為避免此問題，請使用 Vivado 2021.2 或更高版本。 |
| 問題單 ID： | 217879 |
| 摘要： | 建置 Applet 時發生 Xilinx Vivado 警告 |
|---|---|
| 描述： | 當您使用 Xilinx Vivado 工具建置 Applet 時，可能會收到嚴重警告（在 LinkDesign 建置步驟期間）。這些警告是由 Xilinx 工具鍊中的問題所引起的。Xilinx 已知悉此問題，目前正在修復中。範例： |
| 因應措施： | 請忽略這些警告。此問題對於在 VisualApplets 中建立的設計並不嚴重。 |
| 問題單 ID： | – |
Library Blob#
Blob_Analysis_1D Operator#
| 摘要： | Blob_Analysis_1D Operator 設定物件大小超過最大值旗標的方式與預期不同 |
|---|---|
| 描述： | 如果物件因超出最大尺寸而遭到截斷，該尺寸是由 max_object_height_bits 參數所定義的最大大小而被截斷，則對應的 object size exceeds maximum 旗標設定在截斷的物件中，而不是前一個物件中。 |
| 因應措施： | 請改用新的 BlobDetector1D 運算子。此問題已在新運算子中獲得解決。 |
| 問題單 ID： | 9685 |
| 摘要： | Blob_Analysis_1D Operator 未設定標籤溢位旗標 |
|---|---|
| 描述： | 影像 label overflow 指出所有標籤均在使用中且目前的物件無法加上標籤的旗標，絕不會被設定。 |
| 因應措施： | 請改用新的 BlobDetector1D 運算子。此問題已在新運算子中獲得解決。 |
| 問題單 ID： | 9691 |
| 摘要： | Blob_Analysis_1D Operator 每行允許少 20 個定義的標籤 |
|---|---|
| 描述： | 可用標籤的數量是由 Label_bits 參數定義的可用標籤數量減少了 20 個標籤。例如，如果 Label_bits 設定為 5 時，只有 12 個 (2^5 - 20) 標籤可用，而不是預期的 32 個 (2^5)。 |
| 因應措施： | 請改用新的 BlobDetector1D 運算子。此問題已在新運算子中獲得解決。 |
| 問題單 ID： | 9688 |
| 摘要： | Blob_Analysis_1D Operator 的模擬與硬體行為不符 |
|---|---|
| 描述： | 物件特徵輸出的順序在硬體和軟體中可能會有所不同。這是因為硬體輸出取決於資料的時間點，而這在 VisualApplets 中是無法模擬的。此外，FlushI 輸入相對於影像資料輸入是非同步的，因此可能無法以真實的方式模擬完成輸出影格。 |
| 因應措施： | 請改用新的 BlobDetector1D 運算子。此問題已在新運算子中獲得解決。 |
| 問題單 ID： | 7709 |
Library Color#
| 摘要： | 某些色彩轉換無法如預期運作 |
|---|---|
| 描述： | 以下圖庫的運算子 彩色 應謹慎使用：某些色彩轉換的運作方式可能不符合使用者的預期：
|
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
ColorTransform Operator#
| 摘要： | 負轉換係數的限制 |
|---|---|
| 描述： | 影像 ColorTransform 運算子僅在輸入格式為有號 (signed) 或係數為靜態的情況下，才支援負轉換係數。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 251344 |
BAYER5x5Linear Operator#
| 摘要： | VisualApplets 中 BAYER5x5Linear 的資源估算與 Xilinx 中的估算不同 |
|---|---|
| 描述： | BAYER5x5Linear: 在某些情況下，VisualApplets 中此運算子的資源估算（在 FPGA Resource Usage 對話方塊）可能會與 Place & Route 之後 Xilinx 工具所顯示的估算值有所不同。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 6426 |
Library Compression#
JPEG_Encoder Operator#
| 摘要： | JPEG_Encoder 運算子的輸出傳輸開始時間早於實際影像資料傳輸 |
|---|---|
| 描述： | 運算子：為了最佳化影像輸送料率（頻寬），運算子會在啟動標頭產生後立即輸出標頭，甚至在影像資料抵達運算子輸入端之前就已經輸出。透過這種方式，標頭資料的傳輸不會中斷影像資料的傳輸，因為標頭是提前傳輸的。這種做法的缺點是運算子的輸出傳輸開始時間早於實際影像資料傳輸。在特定情況下，這可能會引起混淆： 如果您使用的是 SourceSelector operator 直接在 JPEG_Encoder之後： SourceSelector operator 一取得標頭資料，就會將部分處理過的影格登記起來。因此，如果 SourceSelector 切換為從以下來源取得影像資料 JPEG_Encoder, SourceSelector 無法切換到任何其他來源，因為它總是偵測到未完成的影格。此外，當啟用標頭生成且 SourceSelector 從其他來源切換至 JPEG_Encoder 通道時，第一張影像會遺失。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
Library Filter#
FIRKernelNxM Operator#
| 摘要： | FIRKernelNxM 運算子可能會導致處理錯誤 |
|---|---|
| 描述： | 影像 FIRKernelNxM operator 在 EdgeHandling 參數設為常數（constant）、行數 > 2*Parallelism、kernel 欄數為偶數，且 Parallelism > 1。此錯誤可在影像的左邊界進行監控，此處在畫面內部的 kernel 位置使用了錯誤的像素資料。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 2939 |
Library Hardware Platforms#
Trigger Operators#
| 摘要： | 觸發運算子可能會在觸發輸出線上產生突波 |
|---|---|
| 描述： | 將 applet 載入擷取卡期間的初始化階段，觸發運算子可能會在觸發輸出線上造成突波。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
ImageBufferMultiRoiDyn Operator#
| 摘要： | 小影像的時序錯誤 |
|---|---|
| 描述： | 影像 ImageBufferMultiRoiDyn operator 在輸入影像非常小的情況下可能會導致時序錯誤。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | – |
Library Memory#
| 摘要： | 使用 URAM 的運算子可能無法滿足時序要求 |
|---|---|
| 描述： | 當 ImageFifo, LineMemory, FrameMemory或 LUT 運算子的某個模組使用了多個 UltraRAM (URAM) FPGA 資源時，在建置 applet 時，設計可能會無法滿足時序要求。例如，當運算子為了深層緩衝區而串接 URAM 資源時，就可能會發生這種情況。 |
| 因應措施： | 沒有可用的因應措施。 |
| 問題單 ID： | 364659 |
CoefficientBuffer Operator#
| 摘要： | CoefficientBuffer 運算子在模擬中產生 48-bit RGB 影像時無法載入 24-bit RGB 影像 |
|---|---|
| 描述： | 當您使用 CoefficientBuffer 運算子來產生 48-bit RGB 影像時，您無法在模擬中載入 24-bit RGB 影像來初始化運算子。執行階段也不支援將 24-bit RGB 對應至 48-bit RGB。 |
| 因應措施： | 將 CoefficientBuffer 運算子的輸出連結設為單色格式。將影像資料轉換為單色，以便將資料載入 CoefficientBuffer 模組中。然後轉換 CoefficientBuffer 運算子的輸出連線設定為 RGB48。 |
| 問題單 ID： | 215233 |