已知問題：VisualApplets 3.5.1 版
資訊
如果您在已安裝 Xilinx Vivado 2017.2 或 2017.3 版本的電腦上安裝 Windows 10 Fall Creators 更新（版本 1709），Xilinx Vivado 可能無法正常運作。因此，您可能無法建置使用 VisualApplets 建立的設計。
請遵循 Xilinx 支援提供的因應措施，使您的 Xilinx Vivado 2017.2 或 2017.3 安裝恢復正常運作。
資訊
如果您安裝上述 Windows 10 更新，使用早於 Vivado 2017.4 的 Xilinx 工具時，建置流程可能無法正常運作。因此，您可能無法建置使用 VisualApplets 建立的設計。
對於早於 Vivado 2017.4 的 Vivado 版本，Xilinx 工具鏈的記錄輸出中可能會顯示錯誤訊息，指出某些黑盒子執行個體具有未定義的內容。對於 ISE，則無法判定 Xilinx 工具版本，且 FPGA 類型檢查會失敗。
Follow the workaround provided by Xilinx Support to make the ISE installation work again (section "ISE 14.7 64-bit - Turning off SmartHeap"). The same workaround can be used for Vivado where you need to perform the file substitution actions in the <VivadoInstallDir>/ids_lite/ISE/lib/nt64 directory.
一般資訊
| 摘要： | 對於 mE5 平台與 imaFlex 平台，資源估算值可能過低 |
| 說明： | 對於 mE5 和 imaFlex 平台，某些運算子（即 Blob 進行明確的生命週期管理即呼叫 Histogram）可能會低估所使用的區塊 RAM 數量。根據模組組態，區塊 RAM 資源的實際使用率可能會高出 50% 以上。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 297790 |
| 摘要： | 使用剪貼簿複製內容無法運作 |
| 說明： | 無法透過剪貼簿（複製與貼上）將在此 VisualApplets 版本中開啟的設計內容複製到在 VisualApplets 3.3.2 或更早版本中開啟的設計中。不過，從任何 VisualApplets 版本複製到此版本是可以運作的。 |
| 因應措施： | 請將您的設計以舊版 *.va 檔案格式儲存，在較舊版本的 VisualApplets 中將其開啟，然後從中複製內容。 |
| 工單 ID： | – |
| 摘要： | 載入到模擬探針檢視器 (Simulation Probe Viewer) 中的 RGB 影像可能會被儲存為單色影像 (8 位元) |
| 說明： | 在模擬探針檢視器中，跨色彩頻道包含相同值的 RGB 影像會被儲存為單色影像（即 8 位元影像），而不是 24 位元影像。 |
| 因應措施： | 請將圖片儲存為BMP檔案格式，以保留通道。 |
| 工單 ID： | 266977 |
| 摘要： | Xilinx ISE 建置工具鏈不支援 Windows 11 |
| 說明： | Xilinx ISE 建置工具鏈不支援 Windows 11。因此，使用 Xilinx ISE 無法建置 VisualApplets 設計。 |
| 因應措施： | 如果您想要為需要透過 Xilinx ISE 建置的平台建置 applet，請在 Windows 10 下安裝 VisualApplets。如果您的目標平台支援 Vivado，請使用 Xilinx Vivado 建置 applet（Vivado 支援 Windows 11）。請參閱系統需求章節，以了解 Vivado 支援哪些平台。 |
| 工單 ID： | 236990 |
| 摘要： | mE5-CL 平台的 Applet 無法使用特定 Xilinx Vivado 版本建構 |
| 說明： | mE5-CL 平台的 Applet 無法使用 2020.2 至 2021.1 之間的 Vivado 版本建構。 |
| 因應措施： | 此問題已在 Xilinx Vivado 2021.2 版本中修正。因此，為避免此問題，請使用 Vivado 2021.2 或更高版本。 |
| 工單 ID： | 217879 |
| 摘要： | 將設計轉換至不同的硬體平台時，硬體相關的運算子庫可能無法使用 |
| 說明： | 將 VisualApplets 設計轉換為不同的硬體平台時，在某些情況下可能無法使用目標平台的硬體相依運算子程式庫。 |
| 因應措施： | 若要解決此問題，請重新啟動 VisualApplets。 |
| 工單 ID： | – |
| 摘要： | 建置 Applet 時發生 Xilinx Vivado 警告 |
| 說明： | 當您使用 Xilinx Vivado 工具建置 applet 時，可能會收到嚴重警告（在 LinkDesign 建置步驟期間）。這些警告是由 Xilinx 工具鏈中的問題所引起的。Xilinx 已知悉此問題，並正在修復中。範例：
CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint for instances …/PART1174 and …/PART1175. Illegal to place instance …/PART1174 on site SLICE_X2Y0. The location site type does not match the instance type. Instance …/PART1174 belongs to a shape with reference instance …/PART1175. Shape elements have relative placement respect to each other. The invalid location might result from a constraint on any of the instance in the shape..
|
| 因應措施： | 請忽略這些警告。此問題對於在 VisualApplets 中建立的設計並不嚴重。 |
| 工單 ID： | – |
| 摘要： | *.va 檔案名稱僅支援 ASCII 字元 |
| 說明： | 命名 *.va 檔案時，只能使用基於 ASCII 字元的字型；這表示檔案名稱不支援例如亞洲字型、斯拉夫語字型、希臘語字型或阿拉伯語字型。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | – |
| 摘要： | 設定僅針對 VisualApplets 的第一個執行個體進行儲存 |
| 說明： | 只有最先啟動的 VisualApplets 執行個體能夠儲存其設定。所有稍後啟動的 VisualApplets 執行個體都只有暫時設定，當執行個體關閉時將會被捨棄。這會影響例如建置設定、庫設定、系統設定、一般 VisualApplets 設定。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 342725 和 347964 |
| 摘要： | 當階層式方塊中的 M 型運算子直接連接到輸入連接埠時發生設計規則檢查錯誤 |
| 說明： | 如果您使用階層式方塊，在某些特定情況下，Design Rules Check 可能會出現以下錯誤訊息：「運算子 ABC（階層式方塊）的輸入 XYZ 必須連接到 O 型運算子，例如 NOP。」原因是因為放置在階層式方塊內的某些 M 型運算子無法直接連接到階層式方塊的輸入連接埠。這僅適用於某些特定的 M 型運算子。 |
| 因應措施： | 您可以透過在階層式方塊的輸入連接埠與 M 型運算子的輸入連接埠之間放置 NOP 運算子，來解決此問題（在階層式方塊內）。 |
| 工單 ID： | – |
| 摘要： | 使用逐行 1D 模擬模式時發生設計規則檢查錯誤 |
| 說明： | 對於在早期版本的 VisualApplets 中通過 Design Rules Check 的某些設計，可能會回報有關最大影像高度的連結錯誤。特別是，當涉及 1D 處理且啟用了新的逐行模擬模式（預設）時，可能會發生這種情況。原因是在逐行模式下，某些 operator 將輸入連結的最大影像高度傳播到輸出連結的方式與以前不同。 |
| 因應措施： | 您可以透過切換回舊版模擬模式或新增用於調整最大影像高度數值的 SetDimension 模組來解決此問題。 |
| 工單 ID： | – |
| 摘要： | 使用逐行 1D 模擬模式時運作時間增加 |
| 說明： | 對於某些設計，模擬的運作時間可能會比舊版 VisualApplets 長得多。特別是在涉及 1D 處理、啟用新的逐行模擬模式（預設）且設計包含許多模擬探針時，可能會發生這種情況。 |
| 因應措施： | 您可以透過切換回舊版模擬模式或減少模擬探針的數量來解決此問題。 |
| 工單 ID： | – |
| 摘要： | CXP 的 SDK：SISO_GenICam 庫的存取必須由使用者進行程式設計 |
| 說明： | CXP 的 SDK：對 SISO_GenICam 程式庫的存取不會自動產生，必須由使用者進行程式設計。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | – |
| 摘要： | 提高 FPGA 設計時脈頻率可能會導致建置緩慢 |
| 說明： | 提高 FPGA 設計時脈頻率可能會導致建置流程非常耗時，甚至因無法滿足時序限制而失敗。這很大程度上取決於 VisualApplets 設計的內容。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 8513 |
| 摘要： | 大影像不會顯示在模擬探針中 |
| 說明： | 當模擬探針包含非常大的影像時，由於記憶體限制，VisualApplets 可能無法正確顯示這些影像。在這種情況下，會顯示灰色影像（即所有像素的數值均為 205 (0xCD)）。 |
| 因應措施： | 請使用較小的影像進行模擬。 |
| 工單 ID： | 6822 |
| 摘要： | 模擬僅支援小於 2 GB 的影像 |
| 說明： | 在模擬期間，任何影像的內部緩衝區大小均限制為 2 GB。對於大於 2 GB 的影像模擬，模擬將會停止並顯示錯誤訊息。 |
| 因應措施： | 請使用小於 2 GB 的影像進行模擬。 |
| 工單 ID： | 240989 |
Library Accumulator
Histogram Operator
| 摘要： | 連續相同像素值的 Histogram 結果不正確 |
| 說明： | 當連續的輸入像素具有相同數值時，「直方圖」運算子無法正常運作。在此類情況下，直方圖的計數可能會遺漏，導致結果不正確。 |
| 因應措施： | 升級至 VisualApplets 3.7.0 或更新版本；此問題已在該版本中修正。 |
| 工單 ID： | 353017 |
Library Blob
Blob_Analysis_1D 運算子
| 摘要： | 當 Blob_Analysis_1D 算子設定 object size exceeds maximum 旗標未如預期 |
| 說明： | 如果物件因超過所定義的最大大小而被截斷 max_object_height_bits 參數，對應的 object size exceeds maximum 旗標會設定在被截斷的物件中，而不是後續的物件中。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 9685 |
| 摘要： | 當 Blob_Analysis_1D 算子未設定 label overflow 旗標 |
| 說明： | 當 label overflow 指示所有標籤皆在使用中且目前的物件無法被標記的旗標，絕不會被設定。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 9691 |
| 摘要： | 當 Blob_Analysis_1D 算子允許每行少於所定義 20 個標籤 |
| 說明： | 可用標籤的數量，如 Label_bits 參數減少了 20 個標籤。例如，如果 Label_bits 設為 5，則只有 12 個 (2^5 - 20) 標籤可用，而不是預期的 32 個 (2^5)。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 9688 |
| 摘要： | 的模擬 Blob_Analysis_1D 算子與硬體行為不符 |
| 說明： | 硬體和軟體中的物件特徵輸出順序可能會有所不同。這是因為硬體輸出取決於無法在 VisualApplets 中模擬的資料時序。此外，FlushI 輸入相對於影像資料輸入是非同步的，因此可能無法以真實的方式模擬完整的輸出影格。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 7709 |
Library Color
| 摘要： | 某些色彩轉換無法如預期運作 |
| 說明： | 的算子 彩色 庫應謹慎使用：某些色彩轉換的運作方式可能不符合使用者的預期：
- HSI2RGB 將 HSL 轉換為 RGB
- RGB2YUV 將 RGB 轉換為 YCbCr
- XYZ2LAB 根據以下定義使用常數：www.easyrgb.com
|
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | – |
| 摘要： | 負轉換係數的限制 |
| 說明： | 當 ColorTransform 算子僅在輸入格式為有號數（signed）或係數為靜態的情況下，才支援負轉換係數。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 251344 |
BAYER5x5Linear 運算子
| 摘要： | VisualApplets 中的資源估算 BAYER5x5Linear 與 Xilinx 中的估算不同 |
| 說明： | BAYER5x5Linear：在某些情況下，VisualApplets 中此運算子的資源估算（在 FPGA Resource Usage 對話方塊中）可能與 Place & Route 之後 Xilinx 工具所顯示的估算不同。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 6426 |
Library Compression
JPEG_Encoder 運算子
| 摘要： | 輸出傳輸 JPEG_Encoder 運算子啟動時間早於實際影像資料傳輸 |
| 說明： | 運算子：為了最佳化其影像產出率（頻寬），該運算子會在標頭產生啟動後立即輸出標頭——甚至在影像資料到達運算子輸入端之前。如此一來，標頭資料的傳輸就不會中斷影像資料的傳輸，因為標頭是提前傳輸的。此做法的缺點是運算子的輸出傳輸啟動時間早於實際的影像資料傳輸。這在特定情況下可能會造成困擾：
如果您正在使用 SourceSelector 運算子直接在 JPEG_Encoder: SourceSelector 運算子一旦取得標頭資料，就會將部分處理過的畫面註冊為已處理畫面。因此，如果 SourceSelector 切換為從以下來源取得影像資料 JPEG_Encoder, SourceSelector 無法切換到任何其他來源，因為它總是偵測到未完成的畫面。此外，當啟用標頭產生且 SourceSelector 從另一個來源切換至 JPEG_Encoder 通道時，第一張影像將會遺失。 |
| 因應措施： | 如果在 eVA 裝置上運作，請確保輸出能夠在感測器傳輸開始之前接受資料傳輸。 |
| 工單 ID： | – |
Library Debugging
ImageFlowControl 運算子
| 摘要： | 溢位情況後的受損畫面 |
| 說明： | 使用 ImageFlowControl 虛擬畫面產生模式中的運算子可能會導致輸出的畫面受損。這發生在發生溢位情況之後，當發出一系列虛擬畫面來補償遺失的畫面時。 |
| 因應措施： | 將 VisualApplets 更新至 3.6.0 版本。此問題已在 VisualApplets 3.6.0 版本中修復。 |
| 工單 ID： | 248227 |
Library Filter
DILATE 運算子
| 摘要： | 在硬體實作中 DILATE 運算子中，結構元素會旋轉 |
| 說明： | 的硬體實作 DILATE 運算子與模擬和文件不同。在硬體實作中，結構元素會旋轉。 |
| 因應措施： | 將 VisualApplets 更新至 3.6.0 版本。此問題已在 VisualApplets 3.6.0 版本中修復。 |
| 工單 ID： | 267460 |
FIRKernelNxM 運算子
| 摘要： | FIRKernelNxM 運算子可能會導致處理錯誤 |
| 說明： | 當 FIRKernelNxM 若運算子發生處理錯誤的情況 EdgeHandling 參數設定為常數，欄數 > 2*Parallelism，核心欄數為偶數，且 Parallelism > 1。可以在影像的左邊界監控此錯誤，其中在畫面內的核心位置使用了錯誤的像素資料。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 2939 |
觸發運算子
| 摘要： | Trigger Operators May Cause Spikes at the Trigger Output Line |
| 說明： | 將 applet 載入擷取卡期間的初始化階段，觸發運算子可能會在觸發輸出端產生突波。 |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | – |
Library Memory
ImageBufferMultiRoiDyn 運算子
| 摘要： | Timing Errors with Small Images |
| 說明： | 當 ImageBufferMultiRoiDyn operator may cause timing errors in case of very small input images. |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | – |
ImageSequence 運算子
| 摘要： | 由以下項目引起的建置錯誤： ImageSequence 運算子 |
| 說明： | 當 ImageSequence operator may cause build errors (timing errors). |
| 因應措施： | 沒有可用的因應措施。 |
| 工單 ID： | 2422 |