ADD 運算子

Operator Library: Arithmetics

ADD 模組會針對多個輸入連結進行求和運算。在實例化該模組時，必須選定輸入連結的數量。

Link Parameter	Input Link I[0]	輸入連結 I[n]，n > 0	Output Link O
Bit Width	{[1; 63] unsigned, [2; 63] signed}	{[1; 63] unsigned, [2; 63] signed}	auto
Arithmetic	{unsigned, signed}	{unsigned, signed}	auto
Parallelism	any	與 I[0] 相同	與 I[0] 相同
Kernel Columns	any	與 I[0] 相同	與 I[0] 相同
Kernel Rows	any	與 I[0] 相同	與 I[0] 相同
Img Protocol	{VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D}	與 I[0] 相同	與 I[0] 相同
Color Format	VAF_GRAY	與 I[0] 相同	與 I[0] 相同
Color Flavor	FL_NONE	與 I[0] 相同	與 I[0] 相同
Max. Img Width	any	與 I[0] 相同	與 I[0] 相同
Max. Img Height	any	與 I[0] 相同	與 I[0] 相同

輸出位元寬度會根據最大輸入鏈路位元寬度自動決定。輸出位元寬度由以下因素決定：

$\text{[math]}$

輸出 Bit Width 不得超過 64 Bit。

若在輸入連結中同時使用無符號與有符號的數值，輸出端可能需要多一個位元。

若所有輸入皆為無符號數，則輸出運算為無符號運算。若至少有一個輸入採用有符號運算，則輸出運算為有符號運算。

ImplementationType

Type

靜態寫入參數

Default

AUTO

Range

(AUTO, EmbeddedALU, LUT)

參數 ImplementationType 會影響運算子的實作策略，亦即使用哪些邏輯元件來實作運算子。

您可以選擇下列其中一個值：

AUTO: 當運算子具現化時，系統會根據所連接連結的參數化設定，自動選取最佳的實作策略。

EmbeddedALU: 運算子使用非基於 LUT 的 FPGA 嵌入式算術邏輯元素。

LUT: 運算子使用 FPGA 的 LUT 邏輯。

	一般建議使用 AUTO
	正常情況下，此參數應設為 AUTO。在特殊情況下，例如當設計中的某種 FPGA 資源不足時，您可以使用 EmbeddedALU 和/或 LUT 手動影響 FPGA 資源管理。

以下範例示範了 ADD 運算子的用法：

'O-Type Networks'

同步規則 - 運算子在 O-type Network 中的使用。
'Adaptive Threshold'

用於區域自我調適閥值化的二值化範例。使用了 8x8 像素的核心大小。
'Histogram Threshold'

範例 - 直方圖閾值化
'Color Plane Separation Option 5 - Sequential Output with Advances Processing'

色彩平面分離範例。 RGB 輸入會分割為其組成元件，並透過一個 DMA 通道依序輸出。分割是透過平行收集相同的組成元件並使用 FrameBufferRandomRead 進行讀取來執行的。
「羅伯茨交叉梯度」

範例 — 羅伯茨十字梯度濾波器範例。
'Sobel Multi Gradient'

範例 - 在所有 4 個方向上的 Sobel 濾鏡。
'Parallel Filters'

範例 - 平行使用兩個濾鏡的範例。
'High Boost Sharpening Filter'

範例 - 用於銳化的高提升 Laplace 濾鏡
'Moments in Image Processing'

範例 - 計算影像矩方向與偏心率
'Grid Overlay Fading'

範例 - 將網格疊加到輸入影像。網格像素值由輸入像素值決定。

上一頁	上一層	下一頁
內容	頂端	首頁

VisualApplets Operator Reference