Operator ADD

Operator Library: Arithmetics

ADD 模組是用於計算多個輸入連線的總和。輸入連線的數量必須在執行個體化該模組時進行選取。

Link Parameter	輸入連結 I[0]	輸入連線 I[n], n > 0	Output Link O
Bit Width	{[1; 63] unsigned, [2; 63] signed}	{[1; 63] unsigned, [2; 63] signed}	自動
Arithmetic	{unsigned, signed}	{unsigned, signed}	自動
Parallelism	any	同 I[0]	同 I[0]
Kernel Columns	any	同 I[0]	同 I[0]
Kernel Rows	any	同 I[0]	同 I[0]
Img Protocol	{VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D}	同 I[0]	同 I[0]
Color Format	VAF_GRAY	同 I[0]	同 I[0]
Color Flavor	FL_NONE	同 I[0]	同 I[0]
Max. Img Width	any	同 I[0]	同 I[0]
Max. Img Height	any	同 I[0]	同 I[0]

輸出 Bit Width 是根據最大輸入連線 Bit Width 自動決定。輸出 Bit Width 的決定方式如下：

$\text{[math]}$

Bit Width 不得超過 64 Bit。

如果您在輸入連線上同時使用無號數和有號數值，則輸出端可能需要額外的位元。

如果所有輸入皆為無號數，則輸出 Arithmetic 為無號數。如果其中至少有一個輸入使用有號 Arithmetic，則輸出 Arithmetic 為有號數。

ImplementationType

Type

靜態寫入參數

Default

AUTO

Range

(AUTO, EmbeddedALU, LUT)

參數 ImplementationType 會影響 operator 的實作策略，亦即使用哪些邏輯元素來實作 operator。

您可以選擇以下其中一個值：

AUTO: 當具現化 operator 時，會根據所連接 link 的參數化設定，自動選擇最佳的實作策略。

EmbeddedALU：此運算子使用 FPGA 中非基於 LUT 的內嵌算術邏輯元素。

LUT：此運算子使用 FPGA 的 LUT 邏輯。

	一般情況下請使用 AUTO
	通常此引數應設為 AUTO。在特殊情況下，例如設計中的某種 FPGA 資源不足時，您可以手動使用 EmbeddedALU 和/或 LUT 值來影響 FPGA 資源管理。

以下範例展示了 ADD 運算子的使用方式：

「O 型網路」

同步規則 - 運算子在 O 型網路中的使用方式。
'Adaptive Threshold'

局部自適應閾值化的二值化範例。使用 8x8 像素的 kernel 大小。
Histogram Threshold

範例 - 柱狀圖閾值處理
'Color Plane Separation Option 5 - Sequential Output with Advances Processing'

色彩平面分離範例。 RGB 輸入被分割成其組成部分，並透過一個 DMA 通道進行順序輸出。分割是透過平行收集相同組件並使用 FrameBufferRandomRead 進行讀取來執行的。
「Roberts Cross Gradient」

範例 - Roberts Cross Gradient 濾鏡範例。
"Sobel Multi Gradient"

範例 - 涵蓋所有 4 個方向的 Sobel 濾鏡。
'Parallel Filters'

範例 - 平行使用兩個濾波器的範例。
'High Boost Sharpening Filter'

範例 - 用於銳化的高提升 Laplace 濾波器
「影像處理中的矩」

範例 - 計算影像矩的方向與離心率
「Grid Overlay Fading」

範例 - 將網格覆疊至輸入影像。網格像素值由輸入像素值決定。

上一頁	上一層	下一頁
內容	頂端	首頁

VisualApplets Operator Reference