Operator Library: Logic
若輸入鏈路 I 上的值不等於 參數Number 的值,則運算子 IS_NotEqual 會將輸出設為邏輯「1」;否則,輸出為「0」。
若要比較兩個輸入連結的值,請使用運算子 CMP_NotEqual 。
| Link Parameter | Input Link I | Output Link O |
|---|---|---|
| Bit Width | [1, 63] 無符號,[2, 64] 有符號 | 1 |
| Arithmetic | {unsigned, signed} | 無號數 |
| Parallelism | any | as I |
| Kernel Columns | any | as I |
| Kernel Rows | any | as I |
| Img Protocol | {VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D} | as I |
| Color Format | VAF_GRAY | as I |
| Color Flavor | FL_NONE | as I |
| Max. Img Width | any | as I |
| Max. Img Height | any | as I |
| Number | |
|---|---|
| Type | static/dynamic 讀寫參數 |
| Default | 0 |
| Range | 與輸入連線 I 的範圍相同 |
|
要與輸入連線值進行比較的數值。 |
|
| ImplementationType | ||||
|---|---|---|---|---|
| Type | 靜態寫入參數 | |||
| Default | AUTO | |||
| Range | (AUTO, EmbeddedALU, LUT) | |||
|
參數 ImplementationType 允許您影響運算子的實作,也就是定義要使用哪些邏輯元素來實作運算子。 您可以選擇下列其中一個值: AUTO: 當具現化運算子時,會根據運算子的參數化,自動為給定的 FPGA 架構選擇最佳的實作策略。 EmbeddedALU: 運算子使用 FPGA 的嵌入式 ALU 元素。 LUT: 運算子使用 FPGA 的 LUT 元素。
|
||||
以下範例示範了運算子 IS_NotEqual 的用法:
-
每 10 張影像移除 9 張。
-
範例 - 在不使用 SampleDn 運算子之情況下進行 3x3 因數降取樣。
-
範例 - 顯示如何分割與合併影像串流。將附加資料附加到影像尾端。

![[注意]](../common/images/admon/note.png)
上一頁

