設計規則檢查（DRC）是VisualApplets 的一項基本功能。 設計規則檢查會驗證VisualApplets 專案中是否存在任何設計錯誤。 未能通過 DRC 檢查的專案將無法進行建置，或部分功能會被停用。
作為停靠列一部分的 DRC 日誌視窗，會列出 DRC 的進度與結果。 它會顯示有關設計錯誤及資源使用量估算的重要資訊。 某些視窗會將 DRC 日誌作為子視窗顯示。 若要將 DRC 日誌儲存為HTML 檔案，請在文字上按右鍵，並選擇 。
在VisualApplets 中，包含兩級設計規則檢查。 即 DRC 第一級與 DRC 第二級，以下各節將對此進行詳細說明。
DRC 第 1 級用來檢查專案的完整性。 點擊 → ( Ctrl+F7 ) 或從「建置」工具列中點選「設計規則檢查第 1 級」圖示，以啟動 DRC 第 1 級檢查。 除了直接啟動外，DRC 第 1 級檢查也會由其他VisualApplets 功能（例如模擬、 資源估算或建置流程）自動啟動。 DRC 第 1 級檢查內容包括：
-
該設計中不存在任何開放的端口。
-
沒有任何連結處於衝突狀態。
-
沒有任何運算子參數處於衝突狀態。
-
裝置資源不存在任何衝突。
下圖顯示了 DRC 第 1 級報告的四項錯誤。 在此範例中，顯示了 CAM、RAM 和 DMA 這三項資源的資源衝突，以及 Cam0 與 Cam1 之間的 資源索引衝突。 您只需點擊模組名稱，即可在圖中標示出引發錯誤的模組。 對於擁有眾多圖窗的複雜專案而言，此功能非常實用。
上一頁
